【 文 不雅察者网心智不雅察所】

一场围绕华为“韬（τ）定律”的争论，赶紧从半导体圈蔓延到汉文互联网。

事情本不复杂。不久前，华为在 IEEE ISCAS 2026 会议上谨慎发布“Tau Scaling Law（韬定律）”以及中枢时刻“Logic Folding（逻辑折叠）”。在华为的界说里，这是一种区别于传统摩尔定律的新式芯片演进旅途：异日芯片性能擢升的要道，不再仅仅不断任意晶体管，而是压缩芯片里面的“时期常数τ”，即信号在芯片里面传播所需要的时期。

随后，NVIDIA CEO黄仁勋在台北电脑展前夜领受采访时评价称，这对华为而言是一个紧要冲突，但对台积电并不组成信得过恫吓，因为类似的3D堆叠、搀和键合和先进封装时刻，人人跳跃厂商仍是探索了好多年。

视频截图

这段表态很快激发争议。部分不雅点觉得，黄仁勋“误读”了华为时刻，因为 Logic Folding 并不等同于传统先进封装，它不是浅陋的“芯片堆叠”，而是更深层、更细粒度的芯片里面三维逻辑重构。以至有东谈主觉得，黄仁勋是在有益淡化华为冲突的意旨。

但如果把视角拉回整个这个词半导体产业的发展线索，会发现，信得过的问题并不在于黄仁勋“懂不懂”时刻，而在于：后摩尔时间，芯片行业究竟会沿着什么宗旨延续演进。而在这个问题上，华为、台积电、英特尔、三星，其实正在缓缓走向团结个大宗旨。

以前几十年，半导体产业最中枢的增长逻辑，是摩尔定律。通过不断任意晶体管尺寸，在相通面积上塞入更多晶体管，从90nm、28nm、7nm一齐走到今天的3nm，实质上都是“几何缩微”。但进入5nm之后，产业仍是越来越明显感受到传统缩放路线的不毛。一方面，晶体管尺寸正在贴近物理极限，延续任意会际遇走电流加多、功耗密度高潮以及制造复杂度急剧提高档问题；另一方面，更现实的问题是，先进制程成本正在指数级高潮。如今先进节点的研发插足仍是达到数百亿好意思元量级，而EUV光刻机单台价钱也达到数亿好意思元，整个这个词行业都在承受越来越高的成本压力。

更要道的是，即使晶体管还能延续任意，芯片性能擢升也运转际遇另一个瓶颈：互连延迟。

这是泛泛归天者很少妥当，但半导体行业里面仍是推敲多年的问题。今天的大型AI芯片，信得过拖慢性能的，好多时候仍是不是晶体管自身，而是数据在芯片里面“跑得太远”。跟着晶体管数目暴增，芯片里面连线越来越复杂，导线长度加多后，RC寄成效应也会赶紧高潮。所谓RC延迟，实质上是互连电阻与寄生电容共同带来的信号传播邋遢。关于当代高性能芯片而言，互连延迟仍是占据合座时序瓶颈中的越来越高比例。

因此，整个这个词行业以前十多年都在想考团结个问题：如果延续任意晶体管越来越不毛，那么能不行换一种想路，裁汰数据传播旅途？

这其实便是华为“韬定律”的中枢逻辑。

华为提议，不再单纯追求晶体管尺寸任意，而是通过压缩信号传播时期常数τ来擢升合座性能。浅陋和会，便是尽可能让数据“少跑少量路”。这背后信得过激刊行业蔼然的，并不是“τ定律”这个名字，而是其具体杀青阵势——Logic Folding。

以前传统芯片缱绻，实质上是二维平面结构。逻辑门、电路单位、缓存、SRAM等，都在硅片名义横向枚举。跟着限制越来越大，芯片里面要路线径不断拉长，信号需要在更长距离上传播。而 Logic Folding 试图作念的事情，是把这些蓝本平铺的逻辑结构进行三维化重构。

不错把它和会为，传统芯片像是一座不断向外蔓延的平面城市，而 Logic Folding 则试图把城市“立体化”。蓝本横向传播几十微米的数据旅途，异日可能只需要通过垂直互连平直潦倒通讯。华为公开的信息知道，Logic Folding 使用了搀和键合（Hybrid Bonding）时刻，通过高密度铜-铜互连，将不同层的逻辑结构平直探究，从而权贵训斥互连长度、减少RC寄生延迟，并擢升灵验晶体管密度与能效。

按照华为败露的数据，首款选拔该架构的“麒麟2026”芯片，晶体管密度可擢升约53.5%，达到约238 MTr/mm²，接近早期3nm工艺区间，同期部分高性能中枢能效擢升约41%。华为还提议，到2031年，其方针是杀青“1.4nm级等效密度”。

这里有一个颠倒漏洞、但好多报谈容易期凌的见地：所谓“1.4nm级等效密度”，并不料味着中国仍是领有信得过的1.4nm制造工艺。它更多是通过三维集成、逻辑重构、空间运用率擢升，杀青接近先进制程的晶体管密度恶果，而不是在传统制程意旨上信得过进入1.4nm节点。这两者之间有实质区别。信得过的先进工艺，仍然触及EUV光刻、材料体系、晶圆工艺、良率限度等无缺产业链技艺。

那么，为什么部分东谈主会觉得黄仁勋“误读”了华为时刻？

中枢原因在于，黄仁勋把 Logic Folding 与传统3D封装、芯片堆叠放在团结个时刻框架里推敲，而不少时刻圈东谈主士觉得，两者并不是一个层级。

传统先进封装，举例台积电 CoWoS、SoIC，英特尔 Foveros，实质上主如果 die 级堆叠，也便是把多个无缺芯片垂直集成，举例GPU与HBM之间的高带宽互连。而华为强调的 Logic Folding，则更像是逻辑单位级别的细粒度三维重构。它不是“芯片和芯片之间”的探究，而是试图深远到芯片里面逻辑结构自身。

从这个角度看，两边照实存在相反。华为以至卓越强调“Folding不是Stacking”，试图与传统先进封装作念分手。

但问题在于，这是否意味着黄仁勋果真“看错”了？

谜底只怕并不是。

因为如果从人人半导体时刻演进路线来看，华为的宗旨其实并非独处存在，而是整个这个词行业以前十多年共同鼓励的一条大趋势。

如果进一步细究，会发现TSMC、Intel、Samsung、Imec等企业或机构，施行上仍是围绕“后摩尔时间怎样延续擢升密度和性能”开荒了一整套系统性的3D时刻路线。只不外，这些路线散播在不同层级：有的是die/chiplet级堆叠，有的是晶体管级垂直化，还有一些则试图平直在单块硅片里面构建信得过的三维逻辑结构。

而华为的 Logic Folding，实质上正处于这些时刻旅途的交叉地带。

最早练习的是die/chiplet级3D集成，也便是今天阛阓仍是鄙俚生意化的先进封装路线。

Intel 的 Foveros 和 TSMC 的 SoIC，是咫尺最具代表性的两条路线。

以 Intel Foveros 为例，pg娱乐麻将胡了(中国)2026最新版APP下载它领先的想路其实颠倒平直：既然单块芯片越来越难制造，那么就把不同功能拆成多个 tile，再通过三维堆叠从头组合。Meteor Lake 仍是选拔了这一想路，把 compute tile、GPU tile、SoC tile 瓜分离后再整合。信得过漏洞的变化，则发生在 Foveros Direct 阶段。Intel 运转从传统微凸点（micro-bump）缓缓转向 Cu-Cu Hybrid Bonding，也便是铜-铜搀和键合。这么作念的意旨颠倒大，因为传统 bump 间距时常在几十微米量级，而 hybrid bonding 仍是进入10μm以下边界，互连密度出现数目级擢升。

这意味着芯片之间的探究，运转越来越接近“片上互连”的恶果。以前die之间通讯像“跨城高速”，咫尺缓缓变成“同城区谈路”。数据搬运距离、功耗、延迟都会明显下落。Intel 后续的 Clearwater Forest Xeon，则进一步把 Foveros、RibbonFET、PowerVia（后头供电）组合在全部，实质上仍是不再是单纯封装，而是架构、供电、晶体管和3D互连的合座协同。

TSMC 的 SoIC 路线，则是另一种更练习的工业化决策。

SoIC 的中枢相通是 Hybrid Bonding，但它比 Intel 更强调坐褥练习度与生态兼容性。以前几年，SoIC 的 bonding pitch 仍是从约9μm缓缓鼓励到6μm，并谋划延续向更小间距演进。它支握 face-to-face 的 logic-on-logic 堆叠，也支握 memory-on-logic 结构。AMD 的 3D V-Cache，实质上便是 SoIC 的经典案例：通过把 SRAM 平直堆叠在 CPU 之上，大幅加多缓存容量，同期尽量训斥延迟与功耗。

为什么 SoIC 在行业里意旨远大？因为它第一次让“3D scaling”信得过进入量产主流。以前摩尔定律时间，性能擢升主要依赖 transistor scaling；咫尺，TSMC 仍是明确把 CoWoS + SoIC 视为异日几年最中枢的 scaling 器用之一。某种意旨上，先进封装仍是从“扶植时刻”升级为“主工艺路线”。

也正因为如斯，黄仁勋才会觉得华为的宗旨，与台积电恒久路线存在高度连气儿性。

不外，Logic Folding 与 SoIC、Foveros 又照实存在漏洞区别。

Foveros、SoIC，实质上仍然主要属于 die/chiplet 级别的3D集成。它们料理的是“芯片与芯片之间”的探究问题。而华为强调的，则是进一步向芯片里面鼓励，把3D重构深远到范例单位、逻辑门以至要路线径层面。

这时候，就必须谈到另一条更接近华为的时刻路线：Monolithic 3D。

Monolithic 3D，也叫单片3D集成，它与传统堆叠最大的不同，在于它不是把仍是制造完成的die再堆起来，而是平直在团结块硅片上规章制造多层活跃器件。

浅陋说，传统3D封装像“楼房拼装”，而 Monolithic 3D 更像“原地盖楼”。

它最大的上风，是不错杀青极高密度的垂直互连。由于上基层器件平直在团结晶圆里面酿成，互连距离远小于 TSV 或 micro-bump，延迟和功耗表面上都会进一步下落。

这一宗旨其实仍是推敲好多年。Imec、Stanford、MIT、Samsung 等机构都有多数原型推敲。举例 SkyWater 与 Stanford/MIT 互助的宗旨，尝试把碳纳米管 FET 与 RRAM 平直堆叠在 CMOS 之上，用于 AI 推理架构推敲。一些实验收尾知道，在特定场景下，这类架构具备权贵擢升能效与蒙胧量的后劲。

Intel 也恒久把 Monolithic 3D 视为异日 sub-2nm 时间的漏洞宗旨之一。因为延续任意晶体管的边缘收益越来越低，惟有进一步裁汰互连距离，才能延续擢升系统服从。

但 Monolithic 3D 到今天仍未真梗直限制商用，原因也很现实。

最浩劫点是热。

由于表层晶体管必须在仍是存在的底层器件上延续制造，工艺温度受到严格限度。高温会毁伤基层结构，因此好多传统高性能工艺无法平直使用。此外，多层活跃器件访佛后，散热与应力料理也会变得极其复杂。

从某种过程上说，华为的 Logic Folding，更像是“缱绻驱动的细粒度3D化”。它莫得都备进入信得过意旨上的 sequential transistor fabrication（规章式晶体管制造，是接下来要说的CFET的一种3D堆叠制造决策，不同于单片式），而是运用先进封装与高密度互连，在缱绻层面杀青类似恶果。

也便是说，华为并莫得绝对跳放洋际主流时刻体系，而是在现存工艺受限要求下，把“细粒度3D化”鼓励得更激进。

再往下一层，则是今天人人半导体公司都在押注的CFET。

如果说 SoIC、Foveros 如故“芯片级立体化”，Monolithic 3D 是“晶圆级立体化”，那么 CFET 仍是进入“晶体管级立体化”。

它的中枢想想，是把蓝本横向枚举的 NMOS 与 PMOS 晶体管，改成潦倒堆叠。

传统 CMOS 结构里，nFET 与 pFET 是并列摈弃的；而 CFET 则把它们垂直叠在团结个 footprint 内，从而权贵擢升密度，并减少局部互连长度。

这一宗旨，被好多业内东谈主士视为 GAA（Gate-All-Around）之后信得过意旨上的下一代晶体管架构。

TSMC 已展示过基于CFET结构的测试电路与SRAM关系原型，Samsung 与 IBM 也提议了 Monolithic Stacked FET 等结构，用于缓解高宽比与制造复杂度问题。Intel 刻下的 RibbonFET，则被视为异日向CFET演进的漏洞基础。

值得妥当的是，CFET 与华为 Logic Folding 之间，其实并不是竞争关系，而是可能互补。

因为 Logic Folding 更偏向逻辑结构与旅途重构，而 CFET 则属于更底层的晶体管杀青阵势。异日表面上都备可能出现“CFET + Logic Folding”联接的体系。

从整个这个词产业视角看，今天人人头部半导体公司的时刻路线，其实仍是越来越了了。

TSMC 的上风在于“全体系跳跃”：先进制程、先进封装、搀和键合、CFET 原型同期鼓励，何况 SoIC 仍是酿成练习生意生态。Intel 则试图通过 Foveros + RibbonFET + PowerVia 开荒新的系统级闭环，在数据中心阛阓从头争夺主动权。Samsung、Imec 等则在更激进的前沿结构上握续插足。

而整个这些路线，背后都指向团结个趋势：异日芯片行业不再仅仅二维制程缩放，而是晶体管、互连、封装、架构、EDA、系统协同共同组成的“3D系统工程”。

Hybrid Bonding 之是以被反复说起，也正因为它仍是成为这个时间最要道的底层使能时刻之一。

因此，黄仁勋所谓“行业早就在作念类似宗旨”，绝非一句走马观花的辞令，其实有明确时刻配景撑握。

华为信得过稀奇的场所，在于它是在受限度程要求下，把这些蓝本主要处事于先进制程的3D想路，“内化”进了自身架构体系。换句话说，TSMC、Intel 更多是在“先进制程基础上延续向3D蔓延”；而华为则是在“制程受限情况下，用3D化弥补制程差距”。

这亦然为什么，Logic Folding会显得格外激进。

因为它不仅是封装时刻，更像是一种“压力环境下的系统优化路线”。

但与此同期，它也依然需要面临整个这个词行业共同面临的问题：良率、散热、EDA复杂度、应力料理、成本，以及真梗直限制量产后的踏实性。

是以，以今天的视角看，更合理的说法应该是：

华为莫得都备创造一条全新范式，但在人人仍是酿成的后摩尔时刻波浪中，把“细粒度3D重构”鼓励到了一个更具政策意味的位置。

异日信得过的竞争pg娱乐麻将胡了中国最新版APP下载，也很可能不是哪一种路线绝对取代另一种，多条3D旅途将会恒久并存、相互交融。